##台积电将在美设3纳米晶圆厂？华为3纳米芯片要来了吗美国如何应对

本文目录

• ##台积电将在美设3纳米晶圆厂
• 华为3纳米芯片要来了吗美国如何应对
• 果然“芯片之王”！二季度净利大增76%，3纳米制程将在下半年投产
• 3纳米指的是什么
• 晶圆级芯片能不能替代3纳米芯片呢
• 台积电将在美设3纳米晶圆厂，你认为会造成什么影响
• 台积电创始人张忠谋称将在美亚利桑那州设立 3 纳米晶圆厂，这对其发展有何助力
• 全球首个3nm芯片将量产，三星造
• 3nm芯片手机有哪些

##台积电将在美设3纳米晶圆厂

台积电创办人张忠谋证实，台积电将在美国设立目前最先进的3纳米晶圆厂。台积电目前最先进的3纳米制程，将作为美国亚利桑那州厂的第二阶段计划，待5纳米厂设立后，也将在同个地点设3纳米厂，目前正在规划中。台积电亚利桑那州厂预计2024年量产，之前传出台积电正评估在当地兴建第二座晶圆厂，拟产制高阶的3纳米制程。
台积电将在美设3纳米晶圆厂究竟是怎么一回事，跟随我一起看看吧。

台积电外移美国，台湾面临被掏空危机，将渐失核心竞争优势

据媒体报道称，台积电位于美国亚利桑那州的12吋晶圆厂建厂速度符合预期，并将于12月办理首批机台设备到厂典礼，近期更传出台积电将继续在亚利桑那州兴建第二座12吋晶圆厂，并建置3纳米产能。

据央广“看台海”报道，军事观察员郑剑在台海之声《海峡军事》分析指出，此次台积电被迫扩大赴美投资设厂，就是一直以来台湾处境的一个缩影：一方面在“倚美谋独”的民进党当局执政下受制于美国，另一方面又面临着被美国掏空，失去市场、人才等资源的困境。

郑剑表示，台积电的苦恼是美国奉行霸权主义“以台制华”战略，并且逼迫芯片制造商在中美之间选边站所造成的。台积电芯片生产技术虽然全球领先，但其整个生产链不全是自己所有，特别是一些核心的、关键的技术受制于美国。不仅如此，台湾岛内还有一个“倚美谋独”的民进党当局，其唯美国是从的态度也对台积电造成压力。

台积电工程师出身的蓝营青年曾献莹日前也表示，台积电在美国设厂成本高、效率低，但基于美国战略安全和利益至上的考量，在中美对抗下被迫选边站，即便是亏本经营也必须做；中国大陆势必会自己发展晶圆代工跟IC设计业，自成体系后，未来台积电在大陆市场就慢慢被稀释，这对台湾是警讯。

中评网发表快评指出，台积电是台湾半导体产业的龙头，是台湾经济核心竞争力的核心，甚至被称为“护台神山”。但是一段时间以来，海内外都高度关注台积电不得不配合美国的要求，到美国设厂，将核心技术转移到美国，引发众多议论，尤其是引发对台湾核心竞争力流失的担忧。

台积电到美国设厂，显然是身不由已、被迫配合美国战略考量下的选择，势必产生一系列的重大且深远的影响：首先是影响台积电本身的发展，台积电在台湾的发展可能已近尾声，技术、人才都会逐渐外流，前景不乐观，近一年来台积电股价大幅下跌已从一个侧面反映市场的信心；其次是影响许多科技企业的信心与发展布局，带动整个科技产业的人才外流，与台积电有共生关系的业者更是首当其冲；再次，这样的发展态势，是台湾核心竞争力的不断流失，对台湾经济的发展产生深远的影响。

文章最后指出，短期内，台积电外移的影响未必很大，但长远的影响是巨大和深远的，也是不可逆的。

台积电将在美国设立3纳米晶圆厂

台积电创办人张忠谋证实，台积电将在美国设立目前最先进的3纳米晶圆厂。

台积电目前最先进的3纳米制程，将作为美国亚利桑那州厂的第二阶段计划，待5纳米厂设立后，也将在同个地点设3纳米厂，目前正在规划中。

台积电亚利桑那州厂预计2024年量产，之前传出台积电正评估在当地兴建第二座晶圆厂，拟产制高阶的3纳米制程。

目前在亚利桑那设置的5纳米厂是美国最先进的制程，但台积电最先进的制程已到3纳米。

华为3纳米芯片要来了吗美国如何应对

最近，华为又传出一个好消息，而这个消息却让美国彻诧不安，根据美国媒体的报道，华为将开发出一款3纳米的芯片，预计到2022年就将发布，这是华为在被美国制裁后，在芯片领域方面的又一个突破，有传言称，这款3纳米的芯片将被暂时命名为“麒麟9010”，未来将用于华为高端手机和平板电脑，这款芯片将带来怎样的影响呢？。

华为被美国制裁后，好像已经和芯片就没关系了，没有人为华为代工，华为的各种设计所需的工具，如EDA工具软件被美国垄断，也没有办法使用，似乎几乎断绝了华为设计芯片的能力，华为手机使用的芯片，也都是之前的库存。

虽然华为说过会一直沿着海思麒麟的团队，但是表面上看起来，华为似乎也放弃了芯片方面的发展，一直在跨界做着其它事，比如说进军新能源 汽车 行业，设计自动驾驶方案，此外还养猪，开矿等，总之，似乎也芯片没有什么关系。

谁也没想到，华为会突然放出一个王炸，竟然要在明年就发布3纳米芯片，目前来看，3纳米芯片技术，可以说是世界上最先进的芯片技术，目前，市面上流通的最高水平芯片，已经从7纳米过渡到5纳米，而作为顶尖芯片研发公司的，苹果，高通，英特尔等，还在为3纳米芯片努力，台积电，三星等制造公司，同样也在攻关3纳米芯片制造技术。

下一代芯片技术必然是3纳米无疑，以华为目前的条件，似乎很难研发出这样的顶尖芯片，但是事实却完全超出大家想象。

这个消息对美国来说，无疑是一场致命的打击，美国制裁华为的目的，就是要在半导体领域和通讯领域，全面打压华为，此前，美国打压华为5G的效果，其实并不怎么好，大多数国家都没有响应美国的号召，依旧在使用华为的设备，尤其是亚非拉国家。

而即便那些选择拒绝华为的国家，也为此付出巨大代价，比如说英国和法国，仅拆除华为设备就必须付出上百亿元的代价，更不用说，这些国家还会因为拒绝华为，拖慢5G网络的建设。

美国对华为的打压，一直引以为豪的就是在芯片设计方面，芯片设计领域，除了人才之外，一些工具设备也必不可少，比如EDA设计软件，但是，该软件的中国市场，几乎都被美国公司垄断，中国85%的EDA工具市场，都被美国公司占据，美国多次制裁，而且一次比一次严重，根本原因就是完全断绝华为芯片设计的能力。

华为的这次突破，预示着美国的制裁对华为失效了，这反映出了一个问题，更让美国忧心忡忡，中国，已经有了自主设计高端芯片的能力，甚至完全不需要依赖美国企业，所以，这不仅是华为的突破，甚至可以说是整个中国半导体行业的突破。

美国打压华为的目的，根本原因还是打压中国半导体，原本美国认为，在没有它的帮助下，中国半导体必将停滞不前，这样一来，中国半导体庞大的市场，都会成为美国的囊中之物，不过，从现在来看，美国的幻想破灭了。

华为不需要美国企业的帮助，也能够设计出3纳米芯片，相信过不了多久，中国半导体高端制造业，也将全面国产化，美国前面做的多项举动，甚至联合众多半导体公司，组成联盟来限制中国发展，这一切都将华为泡影失去作用。

在中国半导体迅速发展的同时，美国半导体行业却遇到困境，现如今，全球陷入芯片慌中，美国的许多 汽车 企业，都因为缺少芯片被迫停产，日本车企同样也有这样的困境，中国同样如此。

但是，近些年来，中国和韩国的半导体出货量不断提高，亚洲已经掌握全球90%的半导体出口，其中包括苹果，高通等美国企业，也都严重依赖亚洲的半导体制造工厂，而美国的半导体制造占比，只有全球的12%，这远远不够美国使用。

令美国更为头疼的是，在全球芯片短缺的情况下，芯片还迎来了“涨价潮”，有来自业内的人士称，中芯国际，联电等企业，已经再次提高了代工的价格，目的是应对8英寸和12英寸的晶圆厂，产能持续紧张的问题。

这意味着，美国需要花费更高成本，用来购买芯片，而且，即便是美国想买，或许都不可能买到，中国的许多代工厂订单已经爆满，中国企业也都开始使用国产芯片，而美国将会在这次芯片慌中，成为最大的输家。

虽然美国的新基建计划，决定拿出520亿美元投资芯片制造产业，有拉上三星和台积电在美国投资，但是，在短期内根本解决不了问题，重现建造一座工厂到实现量产，至少要等两年左右，现阶段的美国根本等不了这么久。

而且，美国在未来可能还需要面临的一个问题，那就是产能过剩的问题，虽然在过去一段时间，以及未来的一段时间，都面临着芯片产能不足的问题，美国这时候建立工厂，的确有助于恢复产能和增加全球市场份额。

但是，其实不仅是美国在建厂，中国也在建晶圆厂，除了中国企业之外，一些外国企业也来到中国投资，比如三星和台积电，都纷纷在中国投资建设28纳米晶圆厂，此外，韩国也在最近宣布，会在未来十年投资510万亿韩元，全面支持建设半导体强国。同时，欧盟也想摆脱对美国和韩国的依赖，计划成立一个芯片联盟，并且拿出500亿欧元的投资，用来支持半导体企业的发展。

全世界如此多国家，都在发展半导体行业，这意味着，在未来一段时间里，全球半导体产业将井喷式发展，半导体的短缺问题不仅能得到解决，甚至还会出现产能过剩，等到那个时候，美国根本不可能继续在半导体领域，持续收割世界的财富，而坐拥全球最大市场的中国，还有着巨大的优势。

虽然中国半导体不断进步，但是我们还是不得不承认，在某些方面依旧落后，华为即便是做出3纳米的芯片，但是，将芯片量产却是一个问题，毕竟，在美国的制裁下，三星和台积电都不为华为代工，因此，在此之前必须解决这个问题，要不也只能停留在设计上。

果然“芯片之王”！二季度净利大增76%，3纳米制程将在下半年投产

7月14日下午，“芯片之王”台积电发布2022年第二季度财报，公司营收利润均超出市场预期。公司第二季度营收5341.41亿台币，同比大涨43.5%，环比增长8.8%；净利润2370亿元台币，同比增长76%，环比增长16.9%；营业利润2621.2亿元台币，同比增长80%。

3纳米制程将在下半年投产

利润率方面，台积电二季度毛利率59.1%，超过公司预期56%~58%，创下 历史 新高；营业利润率49.1％，也超过了公司预期的45%~47%。第二季度每股税后纯利达新台币9.14元，也创下新高，超过市场预期平均值。

台积电还披露，在二季度的晶圆代工营收中，5纳米工艺所占的比例为21%，7纳米为30%，这两大工艺也就贡献了台积电二季度半数的晶圆代工收入。5纳米工艺的营收，在今年二季度仍低于7纳米，也就意味着台积电这一先进的制程工艺在量产两年后，仍未取代7纳米工艺，成为他们的第一大营收来源。

关于3纳米制程，台积电表示仍按时程将在下半年投产。而更先进的2纳米制程目前正按进度开发，预计在2025年量产。

公司预计第三季度营收为198亿美元至206亿美元；预计第三季度毛利率为57.5%至59.5%，市场预期为56.1%，营业利益率为47%至49%，市场预期为46.1%。公司还表示，长期毛利率达53%是“可实现”的；客户需求继续超过供应能力。台积电预计2022年营收(以美元计算)增长30%左右。

台积电表示，2023年将出现一个典型的芯片需求下滑周期，但整体下滑程度将好于2008年。

展望今年资本支出，台积电此前的预期是将达到400-440亿美元的 历史 新高，但是台积电董事长刘德音的最新说法是，今年资本支出规模可能落在400亿美元下方，明年资本支出仍言之过早，但长期台积电成长可期，仍会维持纪律性投资。

台积电总裁魏哲家也提到，由于供应链不顺使供应商面对考验，供应商面对供应链的考验包含先进与成熟制程，台积电今年部分资本支出会递延到2023年实现。

魏哲家表示，估计2023年半导体库存修正需要数季，但台积电确信会维持领先与持续成长，并确信公司本身设定15-20%年复合成长( CAGR)会持续并可达成。

有关2023年半导体库存修正的问题，魏哲家指出，目前看库存调整仍需要持续一段时间，2023年也会持续，不过台积电在2023产业库存调整之际估计仍将会是成长的一年。

各厂商加速扩大产能

2022年，全球半导体行业资本开支创下 历史 新高，半导体公司显著增加了资本开支以扩充产能。据ICInsights统计，2022年全球半导体行业资本开支将达1904亿美金，同比增长24%。在2021年前，半导体行业的年度资本支出从未超过1150亿美元。

台积电、三星、英特尔为扩大其在晶圆代工领域的优势，2022年纷纷加大资本开支，三家公司共占行业支出总额的一半以上。

台积电此前预计2022年资本开支达400-440亿，同比增长33.2%-46.5%，主要用于7nm和5nm先进制程扩产。三星2022年在芯片领域的资本支出约为379亿美元，同比增长12.46%。英特尔2022年的资本开支预计将达到250亿美元。

台积电在近期召开的技术论坛中指出，除了位于美国亚利桑那州、中国内地南京、日本熊本等3座12吋晶圆厂已开始兴建之外，2022 2023年将在中国台湾兴建11座12吋晶圆厂，并扩建竹南AP6封装厂以支持3DIC先进封装需求。

机构：预计全球晶圆代工增速开始放缓

TrendForce集邦咨询表示，观察2022下半年至2023年，高通胀压力使得全球消费性需求恐持续面临下修。然而，从供给端观察，晶圆代工扩产进程受到设备交期递延、建厂工程延宕等因素影响而推迟，预计将造成2023年全球晶圆代工产能年增率收敛至8%。

目前观察半导体设备递延事件对2022年扩产计划影响相对轻微，主要冲击将发生在2023年，包含台积电（TSMC）、联电（UMC）、力积电（PSMC）、世界先进（Vanguard）、中芯国际（SMIC）、格芯（GlobalFoundries）等业者将受影响，范围涵盖成熟及先进制程，整体扩产计划递延约2~9个月不等。

TrendForce集邦咨询指出，疫情前半导体设备交期约为3~6个月，2020年起交期被迫延长至12~18个月。时至2022年受俄乌冲突、物流阻塞、半导体工控芯片制程产能不足影响，原物料及芯片短缺冲击半导体设备生产，撇除每年固定产量的EUV光刻机，其余机台交期再度延长至18~30个月不等。

值得一提的是，俄乌冲突及高通胀影响各项原物料取得、以及疫情持续对人力造成影响，也导致半导体建厂工程进度延宕，此现象与设备交期延迟皆同步影响各晶圆代工厂于2023年及以后的扩产规划。

关于晶圆代工产能增速放缓，富途证券也持相同的观点。ICInsights此前曾预计，2022-2026年晶圆代工厂持续呈现20%成长；但随着AMD、苹果、英伟达在7月份公布下调订单量，富途证券认为在ICInsights2022年全球市场规模基础上下调20%，即约为1123亿美元。

转载与合作可联系证券时报小助理，微信ID：SecuritiesTimes

END

3纳米指的是什么

3纳米指的是芯片的工艺制程。

集成电路（英语：integrated circuit，缩写作IC；或称微电路（microcircuit）、微芯片（microchip）、晶片/芯片（chip）在电子学中是一种把电路（主要包括半导体设备，也包括被动组件等）小型化的方式，并时常制造在半导体晶圆表面上。

芯片工艺制程就是指硅基芯片中删极的宽度，删极宽度=工艺制程的数值，其宽度越窄功耗越低。而3纳米是其中的一个制程，一般来说14纳米以下的芯片只能用高端euv光刻机来制造，而在22纳米左右是高端和中端光刻机的分水岭，因为中端光刻机可以多重曝光缩小制程。

集成电路的分类：

集成电路分类的方法很多，依照电路属模拟或数字，可以分为：模拟集成电路、数字集成电路和混合信号集成电路（模拟和数字在一个芯片上）。

数字集成电路可以包含任何东西，在几平方毫米上有从几千到百万的逻辑门、触发器、多任务器和其他电路。这些电路的小尺寸使得与板级集成相比，有更高速度，更低功耗并降低了制造成本。这些数字IC，以微处理器、数字信号处理器和微控制器为代表，工作中使用二进制，处理1和0信号。

模拟集成电路有，例如传感器、电源控制电路和运放，处理模拟信号。完成放大、滤波、解调、混频的功能等。通过使用专家所设计、具有良好特性的模拟集成电路，减轻了电路设计师的重担，不需凡事再由基础的一个个晶体管处设计起。

集成电路可以把模拟和数字电路集成在一个单芯片上，以做出如模拟数字转换器和数字模拟转换器等器件。这种电路提供更小的尺寸和更低的成本，但是对于信号冲突必须小心。

晶圆级芯片能不能替代3纳米芯片呢

不能。晶圆级芯片是14纳米芯片，只能替代更大尺寸的芯片，不能替代更小尺寸的3纳米芯片。晶圆是指硅半导体集成电路制作所用的硅芯片，由于其形状为圆形，故称为晶圆。晶圆是生产集成电路所用的载体，一般意义晶圆多指单晶硅圆片。

台积电将在美设3纳米晶圆厂，你认为会造成什么影响

我觉得这一行为会掏空台湾，但对于台积电国际化与吸引高阶人才有一定帮助。

台积电将在美设3纳米晶圆厂

台积电创办人张忠谋在APEC会议期间曾与美国副总统谈及将在美国建议做三纳米圆晶厂，美国对此表示欢迎。日前相关报道称张忠谋已证实台积电将在美国建立3纳米制程先进晶圆厂，该工厂将建于美国亚利桑纳州，最快预计能在2025年开始量产。

这一报道在网络上引发轩然大波，网友们纷纷对这一行为表示质疑。有网友表示这一举措将有可能掏空台湾，也有网友认为此举措利大于弊。但大家的看法并不能影响台积电下一步的投资，3纳米制程先进晶圆厂的建设已不可避免。

该行为会造成什么影响？

该行为所造成的影响主要包括两个方面，一方面是对台湾及台积电的影响，另一方面是对美国的影响。

对于台积电来说，将3纳米制程先进晶圆厂建立在美国能够有效增加产能，虽然其成本要比台湾地区高出50%左右，台积电的国际化进程有一定帮助，而且能够吸引高阶人才加入台积电进程。从现阶段预计来看，当美国能开始量产三纳米制程时，台积电在台湾地区的工厂已开始量产二纳米制程。因而对于台积电来说，在美国建设3纳米制程先进晶圆厂利大于弊。

对于台湾来说，台积电在美国新建工厂势必会削减台湾地区产能，这意味着台湾地区台积电在一段时间内将有可能被掏空，而且有可能造成大量人员失业及资金外流情况，这对当地发展而言极为不利。

对于美国来说，台积电积累30余年的经验能够有效提升美国供应链的韧性，且能够提供一定就业岗位，对美国来说好处多多。

对于此件事情是利是弊，普通人只能从现有相关报道内容来分析，但具体状况如何还需要时间来验证。

台积电创始人张忠谋称将在美亚利桑那州设立 3 纳米晶圆厂，这对其发展有何助力

台积电创始人张忠谋在接受采访时表示，目前台积电在美国亚利桑那设置的5纳米厂是美国最先进的制程，但台积电最先进的制程已到3纳米。他还证实，未来台积电将在美国设立目前最先进的3纳米晶圆厂 。
这个新工厂的建设将有助于台积电进一步扩大其市场份额，并提高其在全球半导体市场中的地位 。

全球首个3nm芯片将量产，三星造

三星周四表示，它有望在本季度（即未来几周内）使用其 3GAE （早期 3 纳米级栅极全能）制造工艺开始大批量生产。该公告不仅标志着业界首个3nm级制造技术，也是第一个使用环栅场效应晶体管（GAAFET）的节点。

三星在财报说明中写道：“通过世界上首次大规模生产 GAA 3 纳米工艺来增强技术领先地位 。”（Exceed market growth by sustaining leadership in GAA process technology,adopt pricing strategies to ensure future investments, and raise the yield and portion of our advanced processe）

三星代工的 3GAE 工艺技术 是该公司首个使用 GAA 晶体管的工艺，三星官方将其称为多桥沟道场效应晶体管 (MBCFET)。

三星大约在三年前正式推出了其 3GAE 和 3GAP 节点。三星表示，该工艺将实现 30% 的性能提升、50% 的功耗降低以及高达 80% 的晶体管密度（包括逻辑和 SRAM 晶体管的混合）。不过，三星的性能和功耗的实际组合将如何发挥作用还有待观察。

理论上，与目前使用的 FinFET 相比，GAAFET 具有许多优势。在 GAA 晶体管中，沟道是水平的并且被栅极包围。GAA 沟道是使用外延和选择性材料去除形成的，这允许设计人员通过调整晶体管通道的宽度来精确调整它们。通过更宽的沟道获得高性能，通过更窄的沟道获得低功耗。这种精度大大降低了晶体管泄漏电流（即降低功耗）以及晶体管性能可变性（假设一切正常），这意味着更快的产品交付时间、上市时间和更高的产量。此外，根据应用材料公司最近的一份报告，GAAFET 有望将cell面积减少 20% 至 30% 。

说到应用，它最近推出的用于形成栅极氧化物叠层的高真空系统 IMS（集成材料解决方案）系统旨在解决 GAA 晶体管制造的主要挑战，即沟道之间的空间非常薄以及沉积多晶硅的必要性。在很短的时间内在沟道周围形成层栅氧化层和金属栅叠层。应用材料公司的新型 AMS 工具可以使用原子层沉积 (ALD)、热步骤和等离子体处理步骤沉积仅 1.5 埃厚的栅极氧化物。高度集成的机器还执行所有必要的计量步骤。

三星的 3GAE 是一种“早期”的 3nm 级制造技术，3GAE 将主要由三星 LSI（三星的芯片开发部门）以及可能一两个 SF 的其他 alpha 客户使用。请记住，三星的 LSI 和 SF 的其他早期客户倾向于大批量制造芯片，预计 3GAE 技术将得到相当广泛的应用，前提是这些产品的产量和性能符合预期。

过渡到全新的晶体管结构通常是一种风险，因为它涉及全新的制造工艺以及全新的工具。其他挑战是所有新节点引入并由新的电子设计自动化 (EDA) 软件解决的新布局方法、布局规划规则和布线规则。最后，芯片设计人员需要开发全新的 IP，价格昂贵。

外媒：三星3nm良率仅有20%

据外媒Phonearena报道，三星代工厂是仅次于巨头台积电的全球第二大独立代工厂。换句话说，除了制造自己设计的 Exynos 芯片外，三星还根据高通等代工厂客户的第三方公司提交的设计来制造芯片。

Snapdragon 865 应用处理器 (AP) 由台积电使用其 7nm 工艺节点构建。到了5nm Snapdragon 888 芯片组，高通回到了三星，并继续依靠韩国代工厂生产 4nm Snapdragon 8 Gen 1。这是目前为三星、小米、摩托罗拉制造的高端 Android 手机提供动力的 AP。

但在 2 月份，有报道称三星 Foundry 在其 4nm 工艺节点上的良率仅为 35%。这意味着只有 35% 的从晶圆上切割下来的芯片裸片可以通过质量控制。相比之下，台积电在生产 4nm Snapdragon 8 Gen 1 Plus 时实现了 70% 的良率。换句话说，在所有条件相同的情况下，台积电在同一时期制造的芯片数量是三星代工的两倍。

这就导致台积电最终收到高通的订单，以构建其剩余的 Snapdragon 8 Gen1 芯片组以及 Snapdragon 8 Gen 1 Plus SoC。我们还假设台积电将获得制造 3nm Snapdragon 8 Gen 2 的许可，即使高通需要向台积电支付溢价以让该芯片组的独家制造商在短时间内制造足够的芯片。

尽管三星最近表示其产量一直在提高，但《商业邮报》的一份报告称，三星 3nm 工艺节点的产量仍远低于公司的目标。虽然三星代工厂的全环栅极 (GAA) 晶体管架构首次推出其 3 纳米节点，使其在台积电（台积电将推出其 2 纳米节点的 GAA 架构）上处于领先地位，但三星代工厂在其早期 3 纳米生产中的良率一直处于10% 至 20%的范围 。

这不仅是三星需要改进的极低良率，而且比 Sammy 在 4nm Snapdragon 8 Gen 1 中所经历的上述 35% 良率还要糟糕。

Wccftech 表示，据消息人士称，三星将从明年开始向客户发货的 3nm GAA 芯片组的第一个“性能版本”实际上可能是新的内部 Exynos 芯片。据报道，三星一直在为其智能手机开发新的 Exynos 芯片系列，但现阶段尚不清楚它们是否会使用 3nm GAA 工艺节点制造。

台积电和三星很快就会有新的挑战者，因为英特尔曾表示，其目标是在 2024 年底之前接管行业的制程领导地位。它还率先获得了更先进的极紫外 (EUV) 光刻机。

第二代 EUV 机器被称为High NA 或高数值孔径。当前的 EUV 机器的 NA 为 0.33，但新机器的 NA 为 0.55。NA 越高，蚀刻在晶圆上的电路图案的分辨率就越高。这将帮助芯片设计人员和代工厂制造出新的芯片组，其中包含的晶体管数量甚至超过了当前集成电路上使用的数十亿个晶体管。

它还将阻止代工厂再次通过 EUV 机器运行晶圆以向芯片添加额外的功能。ASML 表示，第二代 EUV 机器产生的更高分辨率图案将提供更高的分辨率将使芯片特征小 1.7 倍，芯片密度增加 2.9 倍。

通过首先获得这台机器，英特尔将能够朝着从台积电和三星手中夺回制程领导地位的目标迈出一大步。

台积电3nm投产时间曝光

据台媒联合报报道，在晶圆代工三强争霸中，台积电和三星在3纳米争战，始终吸引全球半导体产业的目光。据调查，一度因开发时程延误，导致苹果新一代处理器今年仍采用5纳米加强版N4P的台积电3纳米，近期获得重大突破。台积电决定今年率先以第二版3纳米制程N3B，今年8月于今年南北两地，即新竹12厂研发中心第八期工厂及南科18厂P5厂同步投片，正式以鳍式场效电晶体（FinFET）架构，对决三星的环绕闸极（GAA）制程。

据台积电介绍，公司的3纳米（N3）制程技术将是5纳米（N5）制程技术之后的另一个全世代制程，在N3制程技术推出时将会是业界最先进的制程技术，具备最佳的PPA及电晶体技术。相较于N5制程技术，N3制程技术的逻辑密度将增加约70%，在相同功耗下速度提升10-15%，或者在相同速度下功耗降低25-30%。N3制程技术的开发进度符合预期且进展良好，未来将提供完整的平台来支援行动通讯及高效能运算应用，预期2021年将接获多个客户产品投片。此外，预计于2022下半年开始量产。

而如上所述，晶圆18厂将是台积电3nm的主要生产工厂。资料系那是，台积电南科的Fab 18是现下的扩产重心，旗下有P1 P4共4座5纳米及4奈厂，以及P5 P8共4座3纳米厂，而P1 P3的Fab 18A均处于量产状态，至于P4 P6的Fab 18B厂生产线则已建置完成，而Fab 18B厂，即3纳米制程产线，早在去年年年底就已开始进行测试芯片的下线投片。

在芯片设计企业还在为产能“明争暗斗”的时候，晶圆制造领域又是另外一番景象。对晶圆制造厂来说，眼下更重要的是3nm的突破。谁率先量产了3nm，谁就将占领未来晶圆制造产业的制高点，甚至还会影响AMD、英伟达等芯片巨头的产品路线图。

毫无疑问，在3nm这个节点，目前能一决雌雄的只有台积电和三星，但英特尔显然也在往先进制程方面发力。不过从近日的消息来看，台积电和三星两家企业在量产3nm这件事上进行的都颇为坎坷。Gartner 分析师 Samuel Wang表示，3nm 的斜坡将比之前的节点花费更长的时间。

近日，一份引用半导体行业消息来源的报告表明，据报道，台积电在其 3nm 工艺良率方面存在困难。消息来源报告的关键传言是台积电发现其 3nm FinFET 工艺很难达到令人满意的良率。但到目前为止，台积电尚未公开承认任何 N3 延迟，相反其声称“正在取得良好进展”。

众所周知，台积电3nm在晶体管方面采用鳍式场效应晶体管（FinFET）结构，FinFET运用立体的结构，增加了电路闸极的接触面积，进而让电路更加稳定，同时也达成了半导体制程持续微缩的目标。其实，FinFET晶体管走在3nm多多少少已是极限了，再向下将会遇到制程微缩而产生的电流控制漏电等物理极限问题，而台积电之所以仍选择其很大部分原因是不用变动太多的生产工具，也能有较具优势的成本结构。特别对于客户来说，既不用有太多设计变化还能降低生产成本，可以说是双赢局面。

从此前公开数据显示，与5nm芯片相比，台积电3nm芯片的逻辑密度将提高75%，效率提高15%，功耗降低30%。据悉，台积电 3nm 制程已于2021年3 月开始风险性试产并小量交货，预计将在2022年下半年开始商业化生产。

从工厂方面来看，中国台湾南科18厂四至六期是台积电3nm量产基地。客户方面，从上文可以看出，英特尔、苹果、高通等都选择了台积电。大摩分析师Charlie Chan日前发表报告称，台积电在2023年的3nm芯片代工市场上几乎是垄断性的，市场份额接近100%。

不同于台积电在良率方面的问题，三星在3nm的困难是3 纳米GAA 制程建立专利IP 数量方面落后。据南韩媒体报道，三星缺乏3 纳米GAA 制程相关专利，令三星感到不安。

三星在晶体管方面采用的是栅极环绕型 (Gate-all-around，GAA) 晶体管架构。相比台积电的FinFET晶体管，基于GAA的3nm技术成本肯定较高，但从性能表现上来看，基于GAA架构的晶体管可以提供比FinFET更好的静电特性，满足一定的珊极宽度要求，可以表现为同样工艺下，使用GAA架构可以将芯片尺寸做的更小。

平面晶体管、FinFET与GAA FET

与5nm制造工艺相比，三星的3nm GAA技术的逻辑面积效率提高了35%以上，功耗降低了50%，性能提高了约30%。三星在去年6月正式宣布3nm工艺制程技术已经成功流片。此外，三星还曾宣布将在 2022 年推出 3nm GAA 的早期版本，而其“性能版本”将在 2023 年出货。

目前，在工厂方面，此前有消息称三星可能会在美国投资170亿美元建设3nm芯片生产线。在客户方面，三星未有具体透露，但曾有消息称高通、AMD 等台积电重量级客户都有意导入三星 3nm 制程，但介于上述提到的韩媒报道高通已将其3nm AP处理器的代工订单交给台积电，三星3nm客户仍成谜。

在Pat Gelsinger于去年担任英特尔CEO之后，这家曾经在代工领域试水的IDM巨头又重新回到了这个市场。同时，他们还提出了很雄壮的野心。

在本月18日投资人会议上，英特尔CEO Pat Gelsinger再次强调，英特尔2nm制程将在2024年上半年可量产，这个量产时间早于台积电，意味2年后晶圆代工业务与台积电竞争态势会更白热化。

虽然在3nm工艺方面，英特尔没有过多的透露，但是Digitimes去年的研究报告分析了台积电、三星、Intel及IBM四家厂商在相同命名的半导体制程工艺节点上的晶体管密度问题，并对比了各家在10nm、7nm、5nm、3nm及2nm的晶体管密度情况。

在工厂方面，英特尔曾强调将斥资800亿欧元在欧洲设厂，英特尔德国负责人Christin Eisenschmid受访时透露，将在欧洲生产2nm或推进更小的芯片。英特尔将2nm作为扩大欧洲生产能力的重要关键，以避免未来在先进技术竞争中落后。

总的来说，在3nm节点，台积电、三星和英特尔谁会是最后的赢家可能只有交给时间来判定，但从目前情势来看，台积电或略胜一筹。

3nm已经到了摩尔定律的物理极限，往后又该如何发展？这已经成为全球科研人员亟待寻求的解法。目前，研究人员大多试图在晶体管技术、材料方面寻求破解之法。

上述三星在3nm制程中使用的GAA晶体管就是3nm后很好的选择，GAA设计通道的四个面周围有栅极，可减少漏电压并改善对通道的控制，这是缩小工艺节点时的关键。据报道，台积电在2nm工艺上也将采用GAA晶体管。

纳米线是直径在纳米量级的纳米结构。纳米线技术的基本吸引力之一是它们表现出强大的电学特性，包括由于其有效的一维结构而产生的高电子迁移率。

最近，来自 HZDR 的研究人员宣布，他们已经通过实验证明了长期以来关于张力下纳米线的理论预测。在实验中，研究人员制造了由 GaAs 核心和砷化铟铝壳组成的纳米线。最后，结果表明，研究人员确实可以通过对纳米线施加拉伸应变来提高纳米线的电子迁移率。测量到未应变纳米线和块状 GaAs 的相对迁移率增加约为 30%。研究人员认为，他们可以在具有更大晶格失配的材料中实现更显着的增加。

最近，英特尔一项关于“堆叠叉片式晶体管（stacked forksheet transistors）”的技术专利引起了人们的注意。

英特尔表示，新的晶体管设计最终可以实现3D和垂直堆叠的CMOS架构，与目前最先进的三栅极晶体管相比，该架构允许增加晶体管的数量。在专利里，英特尔描述了纳米带晶体管和锗薄膜的使用，后者将充当电介质隔离墙，在每个垂直堆叠的晶体管层中重复，最终取决于有多少个晶体管被相互堆叠在一起。

据了解，英特尔并不是第一家引用这种制造方法的公司，比利时研究小组Imec在2019年就曾提出这个方法，根据 Imec 的第一个标准单元模拟结果，当应用于 2nm 技术节点时，与传统的纳米片方法相比，该技术可以显着提高晶体管密度。

垂直传输场效应晶体管（VTFET）由IBM和三星共同公布，旨在取代当前用于当今一些最先进芯片的FinFET技术。新技术将垂直堆叠晶体管，允许电流在晶体管堆叠中上下流动，而不是目前大多数芯片上使用的将晶体管平放在硅表面上，然后电流从一侧流向另一侧。

据 IBM 和三星称，这种设计有两个优点。首先，它将允许绕过许多性能限制，将摩尔定律扩展到 1 纳米阈值之外。同时还可以影响它们之间的接触点，以提高电流并节约能源。他们表示，该设计可能会使性能翻倍，或者减少85%的能源消耗。

其实，对于3nm以后先进制程如何演进，晶体管制造只是解决方案的一部分，芯片设计也至关重要，需要片上互连、组装和封装等对器件和系统性能的影响降至最低。

点击文末【阅读原文】，可查看本文原文链接！

晶圆 集成电路 设备 汽车 芯片 存储 台积电 AI 封装

原文链接！

3nm芯片手机有哪些

3nm芯片手机目前只有一款，iPhone15，将于9月13日晚上发布。

按照媒体的说法，苹果的iPhone15将于9月13日晚上发布。而这次的iPhone将搭载全球首款3nm的手机Soc芯片A17，而这也是台积电首颗量产的3nm芯片，更是全球首颗量产的3nm手机芯片。

在苹果之后，高通公司也将会切入到3nm工艺，2024年登场的高通骁龙8Gen4将会使用台积电3nm制程。值得注意的是，苹果A17芯片使用的是台积电第一代3nm工艺N3B，高通公司的骁龙8Gen4将会采用台积电第二代3nm工艺N3E。

据悉，台积电规划了多达五种3nm工艺，分别是N3B、N3E、N3P、N3S和N3X，其中N3B是其首个3nm节点，已经量产。N3E是N3B的增强版，但从台积电已经披露的技术资料来看，栅极间距并不如N3B。

不仅如此，第一代3nm N3B成本高、良率低，只有70%-80%之间，这意味着芯片制造过程中有至少20%的产品存在缺陷，而N3E良率高、成本低，性能会略低于N3B。

除了采用3nm工艺，高通骁龙8Gen4将会启用自研的Nuvia架构，届时高通将用2个Nuvia Phoenix性能核心和6个Nuvia Phoenix M核心的全新双集群八核心CPU架构方案，这将是高通骁龙5G Soc史上的一次重大变化。

芯片的制造过程

1、设计阶段

首先，设计师们会根据市场需求和技术发展趋势等因素确定芯片的性能指标，并基于此设计出具体方案。这个阶段还包括原型验证、仿真测试等环节，以确保方案可行并达到预期效果。

2、掩膜制造

在完成设计后，需要将电路图转化为掩膜（Mask），即用光刻机在硅片上形成微米级别的线路图案。这一步通常由专门的半导体厂商完成。

3、晶圆生产

然后，在掩膜制作完毕后，就可以开始晶圆生产了。晶圆是一个直径约12英寸（30厘米）的硅盘子，在其中通过高温热化学气相沉积法（CVD）或物理气相沉积法（PVD）等方法逐层堆叠材料，并利用光刻机按照掩膜上所示图形进行加工。

4、切割与打孔

接下来是切割与打孔环节。在这一步中，晶圆被分割成数百甚至数千块小芯片，并且每个小芯片都会被钻孔以便连接外部元件。

5、清洁与检验

随后进行清洁与检验环节。在该流程中使用特殊设备对每个小芯片进行精密清洁和质量检查以确保没有任何缺陷或污染物存在于表面上。

6、封装

最后一个主要步骤是封装，即把已经减少大小并且有了电极连接点（焊盘）的IC贴到塑料/金属壳内，并添加散热系统及其他必要元件如滤波器、调谐器等。

7、测试阶段

最终产品进入测试阶段，通过自动化测试设备对新制造出来的手机芯片进行全面而详细地测试，确认其符合规格说明书中列明的所有参数。